Por Gabriel Torres e Cássio Lima em 26 de agosto de 2008
Introdução
Desde os primeiros processadores a Intel usa um barramento externo chamado barramento frontal (Front Side Bus, FSB) que é compartilhado entre a memória e os demais componentes do micro. A próxima geração dos processadores da Intel terá um controlador de memória integrado e, portanto, haverá dois barramentos: um barramento de memória para conectar o processador à memória e um barramento de entrada/saída para conectar o processador ao mundo externo. A este último barramento a Intel deu o nome de QuickPath Interconnect (QPI) e neste tutorial explicaremos o seu funcionamento.
Nas Figuras 1 e 2 nós comparamos a arquitetura tradicional usada pelos processadores da Intel e a nova arquitetura que será usada pelos futuros processadores da Intel com controlador de memória integrado.
clique para ampliar
Figura 1: Arquitetura usada pelos atuais processadores da Intel.
clique para ampliar
Figura 2: Arquitetura usada pelos futuros processadores da Intel com controlador de memória integrado.
Esta é exatamente a mesma idéia que a AMD vem usando desde 2003 quando eles lançaram os primeiros processadores Athlon 64. Atualmente todos os processadores da AMD têm um controlador de memória integrado e eles usam um barramento chamado HyperTransport para fazer a comunicação entre o processador e os dispositivos de entrada/saída. Apesar de os barramentos QuickPath e HyperTransport terem o mesmo objetivo e funcionarem de maneira similar, eles são incompatíveis.
A propósito, tecnicamente falando o QuickPath e o HyperTransport não são barramentos, mas sim conexões ponto-a-ponto. Um barramento é um conjunto de fios que permite que vários componentes sejam conectados a ele ao mesmo tempo, enquanto que uma conexão ponto-a-ponto é um caminho que conecta apenas dois dispositivos. Apesar de estar tecnicamente errado chamar o QuickPath e o HyperTransport de “barramentos” nós os chamaremos desta forma para simplificar e também para facilitar a compreensão do texto por parte dos usuários que chamam estas conexões de “barramento”.
Nós explicaremos agora como o QuickPath Interconnect. Você também pode ler o nosso tutorial Barramento HyperTransport Usado Pelos Processadores da AMD para comparar o funcionamento destes dois barramentos.
O Barramento QuickPath Interconnect
Assim como o HyperTransport, o QuickPath fornece duas pistas separadas para a comunicações entre o processador e chipset, como você pode ver na Figura 3. Isto permite ao processador transmitir (“escrever”) e receber (“ler”) dados ao mesmo tempo (ou seja, em paralelo). Como na arquitetura tradicional o barramento externo é usado tanto para operações de entrada quanto para operações de saída, as leituras e escritas não podem ser feitas ao mesmo tempo.
Falando em chipsets, a Intel lançará inicialmente uma solução com um único chip. Como nos processadores com controlador de memória integrado o equivalente ao chip ponte norte já está dentro do processador, o chipset funciona apenas como chip ponte sul ou “Hub controlador de E/S” ou simplesmente “IOH” (“I/O Hub”) no linguajar da Intel.
clique para ampliar
Figura 3: O barramento QuickPath fornece dois caminhos de dados separados para entrada e saída.
Mas, como o QuickPath funciona?
Cada pista é capaz de transferir 20 bits por vez. Desses 20 bits, 16 são bits de dados e os 4 bits restantes são usados para um código de correção de erros chamado CRC (Cyclical Redundancy Check ou Controle de Redundância Cíclica), que permite ao receptor verificar se os dados recebidos estão intactos.
A primeira versão do barramento QuickPath trabalhará com um clock de 3,2 GHz transferindo dois dados por pulso de clock (técnica chamada DDR, ou taxa de transferência dobrada), fazendo com que o barramento funcione como se tivesse rodando a um clock de 6,4 GHz (a Intel usa a unidade GT/s – que significa bilhões de transferências por segundo – para representar isto). Como 16 bits são transmitidos por vez, nós temos uma taxa de transferência máxima teórica de 12,8 GB/s em cada pista (6,4 GHz x 16 bits / 8). Você verá algumas pessoas dizendo que o barramento QuickPath Interconnect tem uma taxa de transferência máxima teórica de 25,6 GB/s já que elas multiplicam a taxa de transferência por dois para cobrir os dois caminhos de dados. Nós não concordamos com essa metodologia. Em resumo, isto é mesmo de dizer que o limite de velocidade de uma pista é de 160 Km/h só porque existe um limite de velocidade de 80 Km/h em cada direção. Não faz sentido.
Comparado ao tradicional barramento frontal o QuickPath transmite menos bits por pulso de clock, mas funciona com um clock muito mais alto. Atualmente o barramento frontal mais rápido disponível nos processadores Intel é de 1.600 MHz (na verdade 400 MHz transferindo quatro dados por pulso de clock; o QuickPath funciona com um clock base oito vezes maior), o que resulta em uma taxa de transferência máxima teórica de 12,8 GB/s, a mesma do QuickPath. O QuickPath, no entanto, oferece 12,8 GB/s em cada direção, enquanto que um barramento frontal de 1.600 MHz oferece esta largura de banda tanto para as operações de leitura quanto escrita – e ambas não podem ser executadas ao mesmo tempo no barramento frontal, limitação não presente no QuickPath. Além disso, como o barramento frontal transfere tanto requisições de memória quanto de entrada/saída, sempre há mais dados sendo transferidos neste barramento se comparado ao QuickPath, que transporta apenas requisições de entrada/saída. Portanto o QuickPath trabalha “mais folgado” e por isso tem uma largura de banda disponível maior.
O QuickPath também é mais rápido do que o HyperTransport. A taxa de transferência máxima da tecnologia HyperTransport é 10,4 GB/s (que já é menor do que a do QuickPath), mas os processadores Phenom atuais trabalham a uma taxa de transferência menor, de 7,2 GB/s. Portanto o processador Core i7 terá um barramento externo 78% mais rápido do que o usado nos processadores Phenom da AMD. Outros processadores da AMD, como o Athlon (conhecido anteriormente como Athlon 64) e o Athlon X2 (conhecido anteriormente como Athlon 64 X2) possuem uma taxa de transferência ainda menor, 4 GB/s – o QuickPath é 220% mais rápido do que esta.
No que diz respeito à transmissão elétrica, cada bit é transferido usando um par diferencial, como mostrado na Figura 4 (clique aqui para saber mais sobre como a transmissão diferencial funciona). Portanto para cada bit dois fios são usados. O barramento QuickPath usa um total de 84 fios (incluindo as duas pistas), que é aproximadamente a metade da quantidade de fios usados no barramento frontal dos atuais processadores da Intel (150 fios). Por isso a terceira vantagem do barramento QuickPath em relação ao barramento frontal é a utilização de menos fios (caso você esta se perguntando, a primeira vantagem é a utilização de caminhos de dados separados para a memória e os demais dispositivos do micro e a segunda vantagem é a utilização de caminhos separados para operações de leitura e escrita).
clique para ampliar
Figura 4: Barramento QuickPath no nível físico.
O QuickPath usa uma arquitetura em camadas (similar à arquitetura usada em redes) com quatro camadas: física, enlace, roteamento e protocolo.
Vamos falara agora sobre algumas técnicas avançadas introduzidas no QuickPath.
Modos de Economia de Energia
O barramento QuickPath oferece três modos de economia de energia chamados L0, L0s e L1. O L0 é o modo onde o QuickPath funciona em sua capacidade máxima. No modo L0s os fios de dados e o circuito responsável por esses fios são desligados para economizar energia. No modo L1 tudo é desligado, economizando ainda mais energia. Claro que o modo L1 demora mais para voltar a ficar ativo do que o modo L0s.
clique para ampliar
Figura 5: Modos de economia de energia do QuickPath.
Modo de Confiabilidade
Nós mencionamos que cada pista do QuickPath é capaz de transmitir 20 bits por vez. O que não mencionamos é que este barramento permite que cada pista seja tratada como sendo quatro pistas de 5 bits. Este divisão existe para aumentar a confiabilidade da conexão, especialmente em servidores. Você não verá este recurso em micros de mesa.
Quando este recurso é implementado, se o receptor percebe que a conexão entre ele e o transmissor está fisicamente danificada, ele pode desligar a porção do barramento que esteja com defeito e passar a transmitir menos bits por vez. Claro que isso diminuirá a taxa de transferência, mas por outro lado o sistema continuará funcionando, o que não acontece em um sistema que não implemente este recurso.
clique para ampliar
Figura 6: Modos para aumentar a confiabilidade.
Originalmente em http://www.clubedohardware.com.br/artigos/1554
© 1996-2009, Clube do Hardware. Todos os direitos reservados.
É expressamente proibida a reprodução total ou parcial do conteúdo deste site e dos textos disponíveis, seja através de
mídia eletrônica, impressa, ou qualquer outra forma de distribuição. Os infratores serão indiciados e punidos com base na lei nº 9.610 de 19/02/1998.
Não nos responsabilizamos por danos materiais e/ou morais de qualquer espécie promovidos pelo uso das informações contidas no Clube do Hardware.